解析MOS晶体管源区的和漏区的串联电阻效应

MOS晶体管的沟道与两个“寄生”电阻互相串联，一个与源区有关，另一个与漏区有关。每个电阻都可认为由三部分组成：

（1）金属与n⁺区的接触电阻；

（2）n⁺区的主体电阻；

（3）当电流从n⁺区流向通常较薄的反型层时，与电流流动路线的聚集有关的电阻（“扩展电阻”效应）。用R表示由于这些效应产生的与沟道两末端之一串联的总电阻，于是就得到如图5.19所示的情况。

可见有效漏-源电压DS减小了，它比端子上的外加电压VDS小两个串联电阻上的压降，即

我们将利用式（4.4.30a），并用DS代替VDS来求得漏端电流。为简单起见，我们将假设RID比VGS-VT小得多，因而不必考虑栅-源电压的有效下降量。我们还将假设DS比VGS-VT小得多，因此可以忽略式（4.4.30a）中的平方项。这样便有

把式（5.7.1）代入上式，并对ID求解，于是得

其中

在保守的制造工艺中，采用深结，厚氧化层和大接触窗口，因而Cˊ_oxRW较小。加之L较大，因此在式（5.7.3）中可采用α_R≈0，这意味着现在的电流和把串联电阻短路后所观察到的电流几乎相等。但是，在先进的短沟道制造工艺中，α_R不能忽略（5.8节），串联电阻效应必须考虑。根据式（5.7.3）得到的ID-VGS特性曲线与图4.20中的特性曲线形式相同，后者是考虑到有效迁移率随VGS降低而得到的。我们如果假定对应于上述两条特性曲线的两种效应都存在，那就应该把式（5.7.2）中的μ用4.8节中的有效迁移率公式代替。为此让我们采用式（4.8.18），并为简单起见，令θB=0。于是不难证明，如果θ（VGS-VT）和α_R（VGS-VT）两者都比1小得多，则式（5.7.3）中的因子μ/[1+α_R（VGS-VT）]应该用μ₀/[1+（θ+α_R）（VGS-VT）]代替。这样做引起了一些使人混淆的措词，例如“由串联电阻引起的迁移率降低”。这样一些措词并不能恰当地描述器件内部究竟发生了什么情况。从我们的分析可清楚地看出，这两种效应彼此完全是独立的。两者之所以都正好出现在电流表达式分母中与（VGS-VT）成比例的那一项中完全是因为数学上的重合。

对涉及到的各种电压的相对大小不作任何假设，也能进行类似的分析。可以发现，即使在这种情况下，用上述方法，即把a_R加到θ上，也足以能模拟串联电阻的效应了。

联系方式：邹先生

联系电话：0755-83888366-8022

手机：18123972950

QQ：2880195519

联系地址：深圳市福田区车公庙天安数码城天吉大厦CD座5C1

请搜微信公众号:“KIA半导体”或扫一扫下图“关注”官方微信公众号

请“关注”官方微信公众号:提供  MOS管  技术帮助