门阵列设计流程图及基本原理电路分类分析

门阵列基本原理

在硅片上预先做好大量相同的基本单元门电路，整齐排列成阵列。这些电路的大部分工艺制作步序已完成，仅缺基本单元门本身及它们相互之间的连线，这就是门阵列母片。门阵列的规模决定于一个芯片内包含的门数，例如，一般为1000门、5000门及10000门等。门阵列的设计工作就是根据用户的要求，设计一层或两层金属布线，制成掩膜，制作成电路。此外，在阵列的周围配有合适的输入、输出缓冲电路及压焊块等。

门阵列的分类有几种方法。

1、以性能及工艺来分：

（1）CMOS：一般中速、高速应用；

（2）ECL：超高速应用。

2、以布线层数分：

（1）单层金属布线（伪双层布线）；

（2）双层金属布线   性能好，面积小。

3、以组成和结构分：

（1）块单元法

如图6.2所示，单元之间都按规定的距离分开，垂直和水平方向的通道均可走线。对走线较为方便，但太费硅片面积。

（2）行单元法

如图6.3所示，只在水平或垂直方向留出走线通道。单元排成行，行间和行内部可以布线，比较方便，是目前普遍采用的门阵列结构形式。

（3）无隙单元法

此方法又称门海。如图6.4所示，单元依次紧排在一起，没有间隙，都通过单元内部留出的通道布线。这种结构的优点是硅片利用率高，但布线算法难度较大，适于规模大的门阵列。

一般来说，对规模大的门阵列采用双层布线是很有必要的，否则有不少电路不能布通或因连线太长而影响电路的性能。当然，双层布线的工艺成本比单层布线高得多，因为它不但需要两次金属布线光刻，而且还要生长金属间的绝缘层，并刻一次接触孔。对规模不太大的CMOS门阵列，常采用伪双层布线，以降低成本。伪双层布线的通道中只有一层用户化的全属布线，另有一层与此相垂直的预工艺导电多晶硅布线及接触孔。两层布线之间已有绝缘层，允许互相交叉。下面将具体说明这种布线结构。

联系方式：邹先生

联系电话：0755-83888366-8022

手机：18123972950

QQ：2880195519

联系地址：深圳市福田区车公庙天安数码城天吉大厦CD座5C1

请搜微信公众号:“KIA半导体”或扫一扫下图“关注”官方微信公众号

请“关注”官方微信公众号:提供  MOS管  技术帮助