Mb级DRAM的位线半电压预充措施方法技术分析

以往采用位线预充到Vcc高电平的方法有不少缺点。改用Vcc/2预充有如下改进之处：

1、由于位线电平摆幅减小一倍，可加快电路速度，同时使位线与衬底之间的耦合噪音也缩减一倍。

2、减少对位线的预充电流，降低功耗。

3、门管的漏电压降低，大大减弱短沟管的DIBL效应，以利数据保存。

4、降低对单元电荷传输所要求的字线电平，只要求达到（Vcc/2）+VT，使S/R可以早起动，提高读出速度。

正因为上述优点，在VLSI DRAM的新设计中已普遍采用位线半电压预充技术。

除了上述三点措施以外，第五节已说明，用CMOS代替NMOS是Mb级DRAM普遍采用的技术。这一技术可使外围电路静态化，以提高速度、降低功耗、简化电路。图3.49就是一个Mb级DRAM的静态列电路和输出级电路的组合电路图。该电路简单，不需要等待时钟，读出速度快。

Mb级DRAM的位线半电压预充

此外，第八节将详细说明RAM设计中的冗余、容错技术，这是Mb级DRAM为提高成品率所必须采用的重要技术。

联系方式：邹先生

联系电话：0755-83888366-8022

手机：18123972950

QQ：2880195519

联系地址：深圳市福田区车公庙天安数码城天吉大厦CD座5C1

请搜微信公众号:“KIA半导体”或扫一扫下图“关注”官方微信公众号

请“关注”官方微信公众号:提供 MOS管技术帮助