灵敏恢复放大器-虚单元的设置（半电荷/半电压）设计方案详解

一、虚单元的设置

大容量DRAM位线电容CB大，存储电容Cs小，因而只能得到较小的读出讯号。这个小讯号需要正确放大，放大器要有高的灵敏度和抗干扰能力。

如图3.10所示，如果一条位线上有64个单元，可将它们均衡地安排在放大器的两边。如将位线电位预充到VS0（单元存“0”电平）和VS1（单元存“1”电平）之间某一参考电平，则当通过字线打开门管时，放大器的两边会出现电平差：

其中VB1和VB0是读出“1”和“0”时的位线电平，T就是前述的电荷传输率。这个方案实际上是行不通的，因为当字线电平上升时，通过字线与位线之间的耦合电容效应会在打开字线的一边位线上产生一个很大的干扰，使放大器无法正确读出。

为了抵消这项影响，在两边各设一个虚单元，其结构与基本单元类同。当选上一边的字线时，使相反边的虚单元也同时选上。这样，两边寄生耦合电容的影响可以共扼平衡掉。

对虚单元的要求是选上以后，在位线上的读出电平应在VB0和VB1之间，以此作为区别“0”、“1”单元的标准参考电平。

虚单元的设置是解决DRAM单元讯号正确读出的关键。它的设计有两种基本方案。

1、半电荷

图3.11为一种半电荷虚单元工作形式。虚单元的存储电容CD小于一般单元的存储电容Cs，并恒存“0”电平。当读出时，它会使VB的降低比正规的存“0”单元少，而当然比存“1”单元读出时位线电平低。因此，虚单元的读出电平在正规单元读“1”和读“0”之间，由此可以以它的读出电平为标准判别“1”或“0”单元的读出。

该电路工作的过程为先将位线预充到最高电平VDD，通过中ΦDC时钟将D点置于“0”电平。字线和虚字线同时打开被读单元和虚单元的门管。设“1”电平为VDD“0”电平为0，则

其中（VDD-VTH）是位线向存储电容充电的电平。

为了使读出的两种单元与读虚单元产生的位线电位差尽量大，VBD应是VB1和VB0的中值，即有：

由此得：

其中Vs1为“1”单元的存储电平。

因此，虚单元电容应设计成规则单元电容的一半。

上述推导过程中没有考虑“1”电平在存储时间内（最大为2ms）的衰退。实际上确实有此衰退量ΔVs1，由此可得：

即应把CD设计得比稍大一些。

2、半电压

图3.12为半电压工作方式的电路，其特点是结构上虚单元与正规单元完全相同，CD=CS。在读出前要有一个向CD充电的电路，其充电电平为VP，VP为VS0和VS1之间的中间电平。位线预充到VB电平。

与半电荷法类似，也应有：

由上可得：

是“1”和“0”存储电平的中间值。

由上述对比可见，两种方案的ΔVB基本相司，也就是要求放大器的灵敏度相同。半电荷虚单元便于设计，不需要外加VP电压源，因此在早期产品设计中应用较多。对于线条很细的VI.SI DRAM；CS的尺寸本身也已经很小了，要做有一定精度的Cs/2比较困难，因此现在较普遍采用半电压方案。

联系方式：邹先生

联系电话：0755-83888366-8022

手机：18123972950

QQ：2880195519

联系地址：深圳市福田区车公庙天安数码城天吉大厦CD座5C1

请搜微信公众号:“KIA半导体”或扫一扫下图“关注”官方微信公众号

请“关注”官方微信公众号:提供  MOS管  技术帮助