MOS管器件夹断之前可调电阻区的导电情况解析

正象我们看到的那样，在MOS晶体管中，漏和源之间的电导是栅极电压的函数。实质上，这是沟道电阻随栅压而变化的结果。对于漏源电压比较小而低于夹断的情，漏和源之间的电流通道仅仅由导电材料所构成·然而，漏源电压较高时，在漏区附近便开始形成耗尽区，从而把沟道夹断。漏源电压进一步增大，电流就发生饱和，而器件就工作于区2。

如果我们来考虑漏-源电压较低，好象V_D<<V_G-V_P的情况，可以预料，此时器件应工作在可调电阻区。V_P为夹断电压，定义为第三章所述。（当发生夹断时，沟道中接近于漏区的地方，其可移动的电荷密度趋于零，因而形成了耗尽区·）

沟道未被耗尽区阻塞时，MOS器件漏-源的关系呈现出可调电阻的特性，因而能够期望。

MOS管电阻

式中C为常数，其数值是栅极电压的函数。Ihantola发现漏-源电压低于夹断时。

MOS管电阻

β为第三章所定义，整理而得：

MOS管电阻

上式可表示为

MOS管电阻

式中C（V_G）等于β（V_G-V_P）而△（V_D）等于。在可调电阻区，漏-源电压受V_D<<V_G-V_P限定因而，

MOS管电阻

这样，我们便可断定，△是一个很小的修正因子，在漏源电压较低时，此因子可略而不计。随着漏-源电压的增大，修正因子△的影响也随之变大，而使I-V特性曲线的斜率变小，从而破坏其电阻的线性关系。总之，只有在漏-源电压较低时才能获得线性良好的可调电阻区。

MOS管电阻

当漏-源电压近于夹断但仍然在区1的范围时，（4.2）必须加进另一项，这一项将进而使曲线变平。在稍为低于夹断的情下：

MOS管电阻

式中

MOS管电阻

在区1中，栅压数值较高时，（4.6）和（4.2）式需要进一步修正。其原因如下所述。考虑一下图4-2的N-沟道MOS晶体管的特性。V_D为区1内的漏源电压，令I_D1，I_D2，V_G1和V_G2的定义如图4-2所示，所有的情况漏电压V_D均为恒定，对于夹断之前的V_D， MOS管电阻

而

MOS管电阻

（4.9）减去（4.8），得到

MOS管电阻

如果把修正项加到（4.8）和（4.9）式，（这与漏-源电压接近于夹断的情况相应）其结果应与获得的（4.10）完全相同。

V_G1和V_G2，（因而I_D1和I_D2）是人为地加以选取。因而，（4.10）就告诉我们，不管原来的V_G数值如何，给定的V_G变化将引起相应的I_D变化。换一句话说，如果Cd是一个随漏-源电压而变化的常数，那未Ihantola方程式就指出，漏电流的变化就等于Cd乘上栅压的变化。因而，这个关系式表达为

MOS管电阻

栅压较高时，（4.11）就不成立。

举例而言，在区1保持V_D恒定的情况下，如果栅压从1伏增加到2伏，漏电流相应地增大100微安，那末，由方程（4.10）和（4.11）可知，栅压从25伏上升到26伏时，漏电流也应当增大100微安。如果栅压较高时，（4.10）和（4.11）也成立，那么漏电流随栅压增大而增大的速率应保持不变。这样一来，栅压很高（但仍然低于栅极绝缘层的击穿电压）时，工作于夹断之前的器件，其源漏电阻可能趋于零，显然，这是不符实际情况的，因为漏和源的金属接触电阻，键合引线的接触电阻以及源，漏本身的寄生电阻都将导致漏源之间存在一定的串联电阻。另外，当绝缘层上存在着与电流方向垂直的强电塌时，沟道中载流子迁移率将会减小。正象2.2节所述的那样，这种效应是由于绝缘层上的强电场把载流子吸引到界面，从而引起其他散射过程而导致的结果·栅压很高时，迁移率的减小反映出β的相应减小。因为β与以是成正比的。β的减少自然会引起栅压很高时的曲线叠合起来）这样，便可预料，栅压很高时，曲线的阻值（即斜率的倒数）趋于一个极限值，此与图4-4所示的“捲缩区”相应，当然，曲线开始激烈的捲缩所需的栅压随晶体管的不同而有所变化。

MOS管电阻

上面论及的两种主要机构（即串联寄生电阻和电场引起沟道迁移的减小），究竟哪一种机构占优势仍在议论纷纷而无定论。栅极电场较高时造成曲线捲缩的原因有两种不同的看法，为电场引起迁移率减小是主要的，而H和却忽视迁移率的因素，相反地认为寄生电阻是主要的。当然，元件不同，其每种机构影响的程度也有所差异，不过，只要了解用以解释“捲缩”的模型，因而迁移率变化的因素可以到有效的串联电阻中。这种模型可以在漏极或者源极上附加一个串联电阻，也可在两个电极上各自附加一个电阻。将根据这样的模型-把有效的串联电阻置于理想的MOS器件（所谓理想的MOS器件即漏-源电压低于夹断时，它从方程）的漏极回路上-来进行讨论。另外两种模型可仿效处置。