MOS晶体管的恒流性偏移有两种电流分析详解

信息来源: 时间:2021-4-14

MOS晶体管的恒流性偏移有两种电流分析详解

MOS晶体管斩波器的恒流性偏移可分如下两种。

1)尖峰电流(驱动电压源通过极间电容的静电感应电流)

2)抽运电流

以上两种成分均与驱动频率成正比,在这一点上是相似的,但其极性相互抵销;另外,与驱动电压的关系也不同,所以不能作为一类进行讨论。

现以并联型斩波器电路为例,试求尖峰的大小。图2.117为并联型斩波器电路,等效电路如同图(b)所示。方波驱动电压经极间电容CGD微分,其在漏侧的输出电压如图(C)所示,呈现按指数函数衰减的脉冲波形。MOS晶体管的恒流性偏移。斩波器由导通转换到关断的瞬间所产生的尖峰的时间常数很大,由关断转换为导通的时间常数就很小,所以两个尖峰的面积,亦即对时间的积分值,前者比后者要大得多。前者称为关断尖峰的面积,后者称为导通尖峰的面积。这些尖峰经交流放大器放大后通过同步检波电路 (包括检波后面的低通滤波器)变换成直流。另一方面,直流输入信号经斩波器变成方波后也同样被解调成直流。从而尖峰所引起的直流偏移的大小,须将同步检波输出信号除以直流增益而求得。同步检波电路的检波效率,根据不同的电路结构,尖峰和方波信号的往往不一样,所以只知道斩波器输入电路中产生的尖峰波形,不可能求得其直流偏移的换算值。MOS晶体管的恒流性偏移。因此,一般是将同步检波电路理想化,对尖峰与对方波信号一样,取一个周期内的平均值作为直流偏移的换算值。这种方法对很多同步检波电路,可得到大致正确的结果。

MOS晶体管的恒流性偏移

由图2.117(C)可知,并联斩波器电路中的关断尖峰与信号源电阻成正比,导通尖峰与斩波器的导通电阻成正比,所以关断尖峰的面积较大,其直流偏移换算值如下。

MOS晶体管的恒流性偏移

与驱动频率f、驱动电压幅度E、极间电容CGD以及信号源电阻Rg成正比。由于尖峰脉冲与Rg成正比,属于恒流性偏移源。f、Rg由于电路性能的关系,不能随意降低,MOS场效应晶体管作斩波器用时要补偿从导通到关断的工作,E也不能降低到必要的幅度以下,所以为了降低这种偏移,应加接其它电容来抵销掉CGD的影响。

MOS晶体管的恒流性偏移

为此,一种方法采用图2.118的反相位电源,另一种方法再加一个MOS型场效应晶体管。后一种方法的典型例子是串并联斩波器电路。

MOS晶体管的恒流性偏移

在图2.119所示的串并联斩波器电路中,设MOS场效应晶体管的极间电容为C2、C2、C4、C5、Rg、C1组成低通滤波器,电容C1与上述极间电容相比要大得多,所以流经C2的尖峰电流通过C1作交流接地,其影响不会出现在输出端。同样,流经C5的尖峰电流也可忽略。MOS晶体管的恒流性偏移。因此,出现在输出端的尖峰电压由C3和C4产生。由于两个MOS场效应晶体管在相反的相位下工作,υg1υg2的相位刚好是相反的。设两者有相等的幅度E,则输出尖峰电压波形为

MOS晶体管的恒流性偏移

其直流偏移换算值为●)

MOS晶体管的恒流性偏移

解释:●)如依据与式(2.169)、(2.170)同样的讨论方法,由于式(2.172)是式(2.171)在一个周期的平均值,应等于fE(C3-C4)Ron。但如详细观察串并联电路的工作,可知Q1由关断转换到导通状态的瞬间产生的尖峰先向C6充电,然后经Q1的Ron和Rg放电,所以应为式(2.172)。反之,Q1由导通转换到关断状态的瞬间产生的尖峰先向C6充电后,又经Q2的Ron放电,所以与式(2.172)相比,可以忽略。

比较式(2.170)和式(2.172),可知CGD被(C3-C4)所补偿。因此,为了有效地降低串并联电路中的尖峰偏移,应尽量使用极间电容相等的元件,MOS集成电路元件就很适用。市售MOS场效应晶体管的极间电容,包括密封管壳的电容在内,约为(参见图2.120)

MOS晶体管的恒流性偏移

CGD、C1、C2image.png0.5pF                    (2.173)

从而若设Rg=100kΩ,f=1kHz,E=5V,则并联型斩波器电路的尖峰偏移Vo,可由式(2.170)求得

MOS晶体管的恒流性偏移MOS晶体管的恒流性偏移

而使用MOS集成电路的串并联电路的极间电容偏差在5%以下,所以

MOS晶体管的恒流性偏移

约可改善一个数量级以上。

MOS晶体管的恒流性偏移

图2.121(a)是含有两个MOS场效应晶体管的集成电路元件截面的示意图。在这种集成电路元件的工艺流程中,如栅电极掩模的套合位置有所偏离,栅电极就如图(b)所示的那样,虽image.png,但C2、C5和C3、C4之间有很大差异。为了防止因这种工艺上的不均匀造成的尖峰的增加,应使图2.121中各电容序号对应于图2.119中各电容序号进行布线。

串并联斩波器电路中尖峰信号所引起的偏移电压,按照式(2.172)的关系依从于极间电压C3和C4的偏差。因此,当使用同一品种的MOS晶体管时,这个偏移电压一定以零作中心呈无规偏差。然而,实际上使用P沟道增强型MOS体管时,偏移电压的极性常为负;使用N沟道耗尽型MOS晶体管时,偏移电压的极性常为正(图2.119的C1端电压)。MOS晶体管的恒流性偏移。这就告诉我们,MOS晶体斩波器的偏移电压来源,除尖峰信号和温差电动势之外还有其它原因。这种原因就是本节开始时举出的基于抽运作用的偏移电流61)62)

如图2.122中的插图所示,P沟道MOS场效应晶体管的源、漏和硅衬底分别都接上直流电流表,在栅上施加与斩波器同样的驱动电压时,就有直流电流按图示的方向流过各电流表。电流的大小,如图2.122所示,与频率成正比,与电阻R几乎无关,且源和漏电流之和等于硅衬底电流。因此,从源和漏向硅衬底有直流电流流过。

MOS晶体管的恒流性偏移

由于此回路内不存在直流电动势,可以认为产生直流电流的原因是栅电极在沟道内通过静电感应产生的交流电荷,在沟道内经整流分配到各电极上。图2.123、图2.124、图2.125是这种偏移电流与栅电压的关系示例。使用由零到-VG的电压驱动时,在P沟道器件中,由图2.123可见,VG超过夹断电压Vp时,抽运电流趋于大体为一恒定的饱和值。另外,在N沟道器件中,当VG超过Vp时抽运电流激增。因此,从降低由驱动电压变化所产生的漂移的角度来看,P沟道增强型器件较好。

MOS晶体管的恒流性偏移

图2.125表示驱动电压与直流偏压叠加时,在同一直流偏压下在Vp附近偏移电流呈最大值。为了保证斩波器的导通-关断动作,应在夹断电压左右进行驱动。比较图2.125与图2.123、图2.124后可知,为了降低偏移电流,宜在Vp附近用尽量小的振幅进行驱动。

这里列举一例以供参考:设Rg=100kΩ,f=1kHz,Vg=0~-5V,由图2.123可见,换算成输入端的偏移电压为13μV。此值与式(2.175)的尖峰偏移相比,大体为同一量级;如进一步使用极间电容偏差小的MOS集成电路元件,此值就变成起决定性作用的分量。

联系方式:邹先生

联系电话:0755-83888366-8022

手机:18123972950

QQ:2880195519

联系地址:深圳市福田区车公庙天安数码城天吉大厦CD座5C1

请搜微信公众号:“KIA半导体”或扫一扫下图“关注”官方微信公众号

请“关注”官方微信公众号:提供  MOS管  技术帮助




推荐文章