信息来源: 时间:2021-3-4
CMOS电路的版图设计规则与其他电路的设计规则一样,首先要考虑光刻工艺所允许的最小尺寸及最小间隔,例如扩散区的最小尺寸和间隔,多晶硅的最小尺寸和间隔,铝条的最小尺寸和间隔等等。其次,要考虑各道光刻版之间允许的套准精度。另外,从器件性能角度考虑,还要制订一些器件允许的最小尺寸如沟道长度等,为了减少CMOS电路中的一些寄生效应和漏电现象,设计版图时还需要对管子间距等制订一些规则。
由于设计规则与工艺条件、工艺水平密切相关,因此各个单位的设计规则可以不同,随着工艺水平的不断提高,设计规则还会不断地改进,所以下面所列设计规则中的数据只是一个例子,主要把设计规则中应考虑的问题提出来,作为制订设计规则的参考。
参照第一节铝棚CMOS工艺流程,我们知道铝栅CMOS工艺共需六块光刻版,每块光刻版的设计规则应作如下考虑:
(1)P阱区最小宽度一般不予规定,因为P阱区内要做n沟管子,实际上p阱宽度总是比较大,不会受到光刻工艺的限制。
(2)P阱与P阱之间的最小间距40微米
在CMOS工艺中一般NMOS场效应管的衬底电位都相同,它们可以做在一个P阱内。当
NMOS管的衬底电位不相同时,P阱必须分开。铝栅CMOS工艺设计规则。由于P阱的结深较深,因此其横向扩散也较大(6~8微米),再考虑到 p- n- 结反向偏置时的势垒扩展,P阱之间的距离应该是较大的。实际上,为防止P阱与P阱之间的场开启漏电,两个P阱之间的n-衬底上必须制作n+隔离环,而P阱周围又有P+环,因此P阱之间距为40微米,如图4.3-1所示。
(1)P+区最小宽度,它取决于光刻能刻出的最小线条宽度,定为8微米,该宽度也就是MOS管最小沟道宽度,具体如图4.1-5(a)所示。
(2)P+与P+之间的最小间隔,它不仅取决于光刻能刻出的最小线条间隔,还与横向扩散宽度密切相关,定为10微米,该间隔也就是MOS管最小沟道长度,如图4.1-5(a)所示。
(3)P阱必须用8微米的P+扩散区围绕,P+环内侧离P阱线2微米,外侧离P阱线6微米,具体如图4.3-1所示。
(4)n沟MOS管的周围也必须用8微米的P+扩散区围绕,以防止n沟MOS管之间由于场开启而漏电,如图4.3-2所示。
(6)P+环与n+漏源区的最小间隔为10微米。这是因为考虑到P+和n+光刻版之间的套准精度及P+、n+的横向扩散。铝栅CMOS工艺设计规则。
n+光刻版的设计规则与P+光刻版基本相同。
(1)n+区的最小宽度为8微米。
(2)n+与n+之间的最小间隔为10微米。
(3)P沟MOS管的P周围必须用8微米的n+扩散区围绕,如图4.1-5a所示。
(4)n+环与P+漏测区的最小间隔为10微米。
(1)栅区与漏源区交叠2微米(最小和最大),为保证漏源之间的沟道区上有薄栅氧化层覆盖,并具有一定的光刻套准精度,栅区必须与漏源区交叠,由于漏源扩散有一定的横向宽度。铝栅CMOS工艺设计规则。所以交叠量不必太大,否则栅-源、栅-漏寄生电容增大。
(2)在P沟道宽度方向,为了保证管子的沟道宽度W(由漏源区宽度而定),栅区必须伸出漏源区至少4微米,具体如图4.3-2所示,一般情况下栅区可以延伸到隔离环。
(3)预刻引线孔版比引线孔版大2微米。
(4)预刻孔与栅区的最小间隔为10微米,以保证引线孔上铝条与栅上铝条的间隔。
(1)最小引线孔面积8微米×8微米或6微米×10微米。
(2)引线孔与漏源扩散区边界的最小间距6微米。
(1)铝条覆盖引线孔时,至少伸出2微米。
(2)在沟道长度方向铝条覆盖栅区时,至少伸出2微米,
(3)在沟道宽度方向,栅区上的铝条必须延伸到隔离环,与隔离环交叠量最小为2微米,以防止漏源区的边缘区域漏电。铝栅CMOS工艺设计规则。
(4)在铝条长度短于250微米时,铝条最小宽度为8微米,铝条最小间隔为8微米。
(5)在铝条长度大于250微米时,铝条最小宽度为10微米,铝条最小间隔也为10微米。
(6)最小压点面积为120微米×140微米。
(7)压点间最小间距120微米。
(8)电路中的压点与铝条的最小间距为40微米。
联系方式:邹先生
联系电话:0755-83888366-8022
手机:18123972950
QQ:2880195519
联系地址:深圳市福田区车公庙天安数码城天吉大厦CD座5C1
请搜微信公众号:“KIA半导体”或扫一扫下图“关注”官方微信公众号
请“关注”官方微信公众号:提供 MOS管 技术帮助