CMOS功率运放输出级电路的原理图分析及详解

前面介绍的CMOS运放，大都采用共源输出级电路，因而输出阻抗较高，且驱动力也较差。CMOS功率输出级电路。本节将讨论输出阻抗低，能驱动大容负载（包括低阻值的电阻负载）、静态功耗小的CMOS功运放，CMOS功率运放的设计包括两部分，即前置放大和输出级，而前置放大器的设计同前面讨论的各类CMOS运放的设计没有什么区别，因此本节主要讨论CMOS功率运放输出级电路的设计方法。

1、CMOS输出级电路原理

图3.7-1是CMOS功率运放输出级电路的原理图，A1放大器与共源放大器M1构成全负反馈放大器；同样，A2放大器与共源放大器M2也构成全负反馈放大器，即构成电压跟随器，所以它的电压增益为且具有低的输出阻抗。CMOS功率输出级电路。图3.7-1电路主要缺点是由于A1和A2的失调电压使驱动电路M1和M2的静态工作电流很难确定。

在图3.7-1电路的基础上，给出实用的CMOS功率运放输出级电路，其原理图如图3.7-2所示。

CMOS功率输出级电路

图中的放大器A作为输出级电路的前置放大器，Cc为前置放大器的补偿电容。输入信号经输入级A放大器放大以后加到的栅极，其源极得到较大幅度的信号。正半周信号经放大器之后送到输出端，由于构成负反馈回路，A1负输入端的信号幅值与A1正输入端的信号（输出信号）幅值相同，即构成增益为1的负反馈放大器。CMOS功率输出级电路。负半周信号经放大器之后送到输出端，构成负反馈回路，增益也为1。因此，输出级是增益为1的负反馈放大器，正因为深度负反馈，所以工作点稳定且具有低的输出阻抗。M18和M17的漏极信号电压处于正半周时，A1驱动M6，向负载提供电流，此时处于小电流或截止状态；当M18和M17的漏极信号电压处于负半周时，A2驱动，从负载吸入电流，此时处于小电流或截止状态，因而图3.7-2输出级电路是甲、乙类推挽式放大器。

图中的，可使输出管的静态电流保持平衡，并具有确定的值。假如由于A1放大器的失调电压使M6管的静态电流增大，由于M6管电流增大，使管电流也增大，通过电流增大，其VGS电压也增大，由于输出电压处于定值（零伏），这祥在放大器A2的正输入端得到负电压，其输出端电压变负即驱动栅极电压减小，使电流减小。

由图及上面讨论可知，A1与A2的失调可由源跟随器的VGS的变化量来消除，以保证在静态条件下其工作电流具有额定值。

正向输出增益为1的负反馈放大电路A1如图3.7-3所示。

CMOS功率输出级电路

由M1~M5构成差分放大器，它与共源放大器组成增益为1的负反馈放大器，图中的Cc和MPC管组成放大器的频率补偿，该电路具有大的正向共模输入电压范围。CMOS功率输出级电路。当输入电压为正向电压时，管的VGS电压加大，使输出电流增大。为了尽可能增大输出电流，除了提高M6管的跨导外应提高VGS的最大值。在条件下，M1、M2应仍工作在饱和区。

由图可得

CMOS功率输出级电路

而

CMOS功率输出级电路

所以

CMOS功率输出级电路

由（3.7-3）式可知，增大，应增大M1，M2管阈值电压加大阈值电压除了在工艺上保证外，将M1和M2的衬底接在负电源Vss上，即利用衬底偏置效应使阈值电压。加大，并且增大VT也随之加大，这样，保证了随着输入信号增大，管的VGS，电压也随之加大，增大了输出电流，其最大输出电流决定于的跨导。

关于负向输出电路A2的结构可参看图3.7-4，其工作原理与正向输出电路相同，这里不再赘述。

2、CMOS功率运放输出级实际电路

根据图3.7-2原理图，设计出CMOS功率运放输出级电路图如图3.7-4所示。图中构成A1放大器，构成A2放大器，为运放的输出级电路，分别为A1和A2的频率补偿电容。CMOS功率输出级电路。现对图中MOS管的作用作些说明，当很大的负向电压加到M1管的栅极时，使M5管的漏源电压为零，差分放大器M1和M2无电流流过，若无出管，则管的栅极电位是浮置的，即不确定，这样管可能不处于截止状态；当加管后，使管的栅极电位等于电源电压Vcc，保证管处于良好截止状态。