MOS存贮器-随机存取贮器（RAM）结构和读写过程的特征

在MOS集成电路中，可以根据电路的复杂程度和每个芯片所含的元件多少，分为小规模集成电路、中规模集成电路、大规模集成电路和超大规模集成电路。一般认为，每芯片含有100个元件以下，为小规模集成电路；100~1000个元件为中规模集成电路；1000个元件以上的为大规模集成电路；10万个元件以上为超大规模集成电路。MOS随机存储器ram。

在MOS大规模集成电路领域中，最有重要地位的是存贮器，如由移位寄存器组成的串行存贮器、随机存取存贮器（RAM）、只读存贮器（ROM）和可编程序只读存贮器等几种类型。与MOS器件的基本结构形式相似的电荷耦合器件（CCD），由于具有结构简单，使用范围广等优点，目前发展速度极为迅速，已成为大规模集成电路的新秀。

本章主要介绍MOS存贮器中的随机存取存贮器、只读存贮器及电荷耦合器件的工作原理和电路结构。

MOS存贮器

MOS存贮器是一种能存取逻辑信息的功能部件，大量的存贮器便可组成存贮系统，它是各种类型电子计算机的主要组成部分之一，也广泛地被其它电子技术所采用。MOS随机存储器ram它好象人的大脑皮层一样,，能把计算机工作所需的指令及运算的数据存贮起来，或者按需要取出。存贮器的需求是大量的，它的性能优劣，直接影响着电子计算机的水平。

一、随机存取存贮器（RAM）

随机存取存贮器（RAM），由许多存贮单元组成，它的每一个存贮单元，都可按一定要求的顺序，存入或取出所需的二进制信息。MOS随机存取存贮器有静态和动态两种。动态RAM 具有功耗低、集成度高、速度快的优点；静态RAM性能稳定，使用方便。

一个完整的MOS存贮器系统，应包括存贮阵列、地址寄存器、地址译码器、读/写驱动器、再生放大器、读/写控制、数据寄存器，时序脉冲发生器等部件，如图4-1所示。

下面我们将着重介绍存贮器中存贮单元的结构及其存贮原理，并结合工作原理简要介绍几个典型存贮器的完整结构，以便对随机存取存贮器有个完整的了解。

1、静态MOS存贮单元

（1）单沟道六管静态存贮单元

图4-2为六管静态存贮单元，它是静态MOS RAM阵列中的一个最小重复单元，可以存贮“1”或“0”两种信1os息。静态MOS存贮单元本质上是个触发器，它是由两个相互反馈的倒相器构成。,MOS随机存储器ram为了能够读出或写入数据，在基本触发器的两个输出端分别连接了两个受读/写位线D写控制的耦合器件，作为门控管，这两个门控管的栅与字线连接。触发器通过门控管与位线耦合。在读写过程中，首先要在字线上加寻址脉冲，使某一单元被选中。下面介绍它的读/写过程。

①写入 当这一单元被选中（即在字线W上加“1”脉冲），使导通。若要将“1”写入单元，就要在D线上加“1”电平，在线上加“0”电平，使截止，导通，即“1”被写入单元。若要写“0”，只要在D线上加“0”电平，在线上加“1”电平，使导通，截止，这时“0”就被写入单元。

当单元被写入“1”或“0”以后，字选择脉冲过去，使关闭，被写入基本触发器的“1”或“0”将长期稳定下来。

②读出 当单元中存的信息要读出时，首先使这一单元被选中，使导通。若单元中存的是“1”，则导通，截止，位线经接地。因直接与读出放大器相接，这样，地电位被接至读出放大器，以电压的形式读出。MOS随机存储器ram当然也可用电流的形式读,出，因为导通接地，就有一股电流通过读出放大器到地，这一电流被读出放大器感觉而鉴别出来，就表示单元中存着“1”信息。如果不导通，就无电流通过，表示单元中存的是“0”。

（2）CMOS六管静态存贮单元

利用两个OMOS倒相器相互耦合，并加以适当的耦合器件，便组成CMOS结构的静态存贮单元，如图4-3所示。其中为两个耦合门管。

由于N沟道器件的开启电压比较低，而且载流子的迁移率大，因此耦合器件多采用N沟道MOS管。

用CMOS结构组成存贮单元，具有一些独特的优点：

①功耗低 每位静态功耗约为10nW，仅在转换的动态过程中才消耗有限的一点功耗。

②采用单一工作电源 电源电压的变化范围较大，在3~16V之间都可以工作。

③抗干扰性能强 可达到50%的。

其缺点是集成度较单沟道MOS存贮单元低。

2、动态MOS存贮单元

静态存贮单元管子数多，单元占用面积较大，不利于大容量存贮器的发展。为了缩小单元面积，提高集成度，发展了动态四管、三管和单管单元。下面就分别介绍这些动态存贮器的结构和工作原理。

（1）四管动态存贮器

动态存贮器是靠节点电容上的电荷暂存效应存贮信息的。它的工作是在时钟脉冲控制下进行的。由于电容存贮电荷的时间不能太长，所以要求定期对所存贮的信息进行刷新。

①存贮单元

图4-4（a）中四管组成四管动态存贮单元，其中为存贮管，管为门控管，从形式上看是六管单元省掉了两个负载管。当单元未被选中，和截止，存贮单元处于维持状态，信息存在的栅节点电容上。

②读写原理

存贮单元的读写分为写入“1”、写入“0”和读出三个部分。

a.写入“1”当字选择线上为“1”电平，使导通，并分别在数据线D上加“1”电平，在线上加“0”电平，于是就被充电，使导通，而通过导通的对地放电，使截止。这样“1”就存入单元（即）。

b.写入“0”情况与写“1”相似，当字选择脉冲来到后，只要在线上加“1”，D线上加“0”。这时被充电，导通；通过对地放电，使截止。于是“0”就被写入单元。

0.读出 在读操作时，先使数据线D和都为1。当单元被选中后，若原来存贮单元中存的“1”，由于导通，将有电流从线经到地，这个电流可用读出放大器检出。MOS随机存储器ram。而是截止的，和数据D线回路没有电流流过，所以D线仍保持“1”电平，而同时经对充电，使信号得以刷新，恢复原来漏去的电荷。

若原存信号为“0”则结果与上述相反，最后使D=0，，如图4-4（b）所示。

从动态四管单元的分析可以看出，在读操作过程中，同时也存在刷新过程。

③存贮器全图

为了让大家对随机存取存贮器的工作有个完整的概念，下面介绍1024位动态RAM的完整结构及其工作原理。图4-5所示的1024位RAM是用硅糖N沟工艺制成，存贮阵列是由四管动态单元组成，它的组成情况如下：

a.存贮矩阵 由32行×32列存贮单元构成，其容量为1024字×1位。存贮矩阵同一行所有单元的字选择线都连在一起，共32条选择线，分别接译码器的输出端。同一列所有单元的数据线连在一起，通过列数据线（即位线）上的门管、...等与数据总线相联，数据线上的门管由选择线控制，当某一选择线处于“1”电平时，数据线就和数据总线接通。

b.预充电管 每列数据线上都有预充电管，如第一列上的管。预充电管的电源电压是。预充电管的栅极由时钟脉冲控制。当时，导通，使各数据线都充电到。

C.地址译码缓冲器 地址缓冲器共有十个，方向和方向各五个，如图4-5（b）所示。

地址译码缓冲器的输出端分别与译码器的输入端相联，译码器的输入端为和，译码器的输入端为和。缓冲器正常工作需要两相时钟脉冲和控制。当时，和导通，使输出和都为“0”。MOS随机存储器ram。由于地址缓冲器的输出分别接地址译码器的输入端，因此，全部地址输入均为“0”。当过后，脉冲到来，使导通，于是根据输入，地址译码缓冲器才有相应的和输出，地址译码器也就有相应的输入。

d.读写电路 各列数据线通过列线的选通门管与数据总线相联，数据总线又通过片选控制门管与片外的数据（入/出）线联通。当导通，就可对选中的单元进行读写。如果，数据输入、输出线与整个存贮器的数据总线隔断，不能进行读写。

e.译码器和驱动器 译码器的每条输出线都要控制32个存贮单元的64个传输管，电容很大，所以需要驱动器。驱动器由MOS管和电容组成，连接在管的栅、漏之间，称为自举电容，其结构如图4-5（c）所示。这是一个双值电容。当时，因反型层沟道与漏极联通，所以电容很大；当时，只有栅、漏之间的覆盖电容，接近于零。驱动管的漏极接地址选通脉冲当时，被选通的一路虽然导通，但是存贮矩阵的“字”选择线仍为“0”电平，所以单元仍没有被选通。只有当时，被选中的一行的“字”选择线才为高电平。由于自举电容的存在，当由“0”升为“1”时，驱动管的栅极电位也同时上升，使的导通电阻变得很小，所以驱动能力很大，能使字选择线很快充电，位线的传输管很快导通，所以对提高速度有利。

整个RAM要用三组电源电压；，衬底反偏电压。还有三相时钟脉冲和是片选脉冲，它们的高电平为12V，低电平小于0.5V。

下面我们来介绍它的读、写和刷新操作；

a.写入 写入开始，时钟脉冲先到来。在时，片选脉冲都保持

“0”。在作用下，地址缓冲器的输出都为“0”，译码器的输入都为低电平，输出均为高电平。另一方面，32列的数据线都充电到高电平。当脉冲结束后，由于漏电流很小，位线上的电位保持不变。

当由“1”转为“0”，开始到来。此时根据地址缓冲器的输入情况，决定各个地址缓冲器的输出。地址缓冲器的输出是与地址译码器的输入相联的，结果使得地址译码器和地址译码器的输出线中各有一根被选中。例如地址码为0000000000，则32个译码器中仅第一个输出为高电平，其它全为低电平。同时32个译码器中仅使第一对位线上的门控管导通，其它都截止。

当过后，接着和片选信号到来，使门管导通。要写入的数据送到输入/输出线上。如果要写“1”，则在输入/输出线D上加“1”电平，在线上加“0”电平。由于地导通，数据便通过数据总线与被选中的一系列数据线联通，写入被选中的第一行第一列单元。

b.读出 读出操作时，使输入端和都是高电平。当和为“1”时，被选中的单元与数据线联通后，与单元中通导的管子相联的数据线就有电流流过。例如导通时，则D线上有电流通过；如导通，则万线上有电流通过，这个电流通过总线外的读出放大器放大后，可鉴定该单元是“0”还是“1”。

c.刷新 大家知道，存贮器在读出过程中，同时具有“刷新”的功能。当读出时，同一字线上其它没有被选中的存贮单元，它们的位线没有与数据总线接通，所以位线上预充电管（如）要通过导通的门控管对单元进行“刷新”，以补充栅电容上漏去的电荷。存贮器还有专门“刷新”操作，是定时地一行、一行进行的。它的方法和读出操作一样，只是不要加片选信号。MOS随机存储器ram。刷新过程是逐行进行的。在一个刷新周期内，需要刷新32行。刷新一行所需的时间大致等于读出周期时间，为了不使存贮的内容丢失，必须定期刷新，例如每隔2ms刷新一次，在刷新时间内不能进行读写。

图4-6（a）、（b）分别是存贮器的写入和读出的工作时序图。其中是预充电时钟脉冲宽度，它要保证在数据线上建立稳定的5V电平。这取决于图4-5中四管的导通电阻和数据线的分布电容。为地址码的脉冲宽度，它要保证没有被选中的译码器输出端高电平放电到零。这取决于译码器输入管的等效时间常数。是时钟。和片选信号的脉冲宽度，这是使被选字线上门控管和片选管充分导通后，输入的数据在数据线上建立稳定电平，并使存贮单元变成写入所要求的稳定状态的时间。如果是读出，则保证读出数据电流在输出端稳定出现的时间。前者取决于管的导通电阻，数据线分布电容和存贮单元触发器的翻转时间；后者取决于这些管子的导通电阻。

表示存贮器速度的时间参数有：访问时间（取数时间）和循环时间。访问时间是指从地址码输入到有效数据输出的时间。它包括地址译码器的延迟以及片选信号加入后在读出电路上的延迟。循环时间指存贮器完成一定操作的基本时间周期，故也称循环周期。所谓一定的操作，是指进行读出-写入或写入一读出时的各种操作。循环周期是指上述各种操作中最长的。图4-6中的表示完成了写入后再进行下一操作的周期，而表示完成了读出后再进行下一操作的周期。循环周期由二者中大的一个决定。

（2）三管动态存贮器

①三管存贮单元 

三管单元的存贮器是目前应用最广泛的存贮器。存贮单元有三种不同的形式：

a.单元 这是一种最基本的三管单元线路，如图4-7（a）所示，它由三个管子、两根读写选 择线和两根读写数据线以及一根地线组成。其中是存贮管；为读出控制管，是写入控制管。信息就存贮于管的栅极节点电容上，若两端存贮信号1”，则导通，若两端存贮信息为“0”，则截止。

b.单元 这由三个MOS管和两根读写选择线及一根数据线组成，如图4-7（b）所示。其中的作用与上面单元相同。由于把两根数据线合并成一根，故可以减小面积提高集成度。但是由于写入和读出数据仅用一根线，故需要增加读写控制电路。

c.单元 图4-7（c）是这个单元的电路。从图中看到，读写选择线合为一条，其余与单元相同。

下面我们以存贮单元为例（图4-8），来说明它的工作原理。

②存贮单元工作原理

a.读出过程 读出前，首先要加预充电脉冲，使么导通，对读出线预充电，使它保持“1”电平（VDD），接着读出选择线将单元选通，使导通。若栅电容上存的信号为1”，处于导通状态，于是，读出线通过放电至“0”电平（）；若上存贮的信息为“0”，则截止，读出线到地没有通路，所以读出线保持原来的“1”电平。这两种不同的信息电平，通过读出放大器检出。MOS随机存储器ram。但必须注意，读出的信息与单元中存贮的信息是相反的。

b.刷新过程 电路的刷新过程，首先是将单元中存贮的信息读出来，经过刷新放大器放大后，再重新写入单元，其过程如下：

首先加预充电脉冲P，使导通，使写入线预充图电至，接着，重复上述的读出过程。读出过程结束，读出线上出现与单元存贮信息相反的电平。其中管由读出线上的电平控制。若读出线为“1”电平，则导通，加上刷新控制脉冲，使导通，写入线就通过。放电至“0”，当写选择线被选通后，使导通，写入线上的“0”信号就重新写入到节点电容上。若原存信息为“1”，则读出线为“0”，使截止，加了R脉冲后，写入数据线从没有通路，所以写入线保持“1”电平。当写选择线被选通后，导通，“1”信号就重新写入单元，存于栅电容上。其中的是刷新放大器。从上面分析看到，信息经过读出和放大，两次反相，所以刷新写入的信息正好与原存贮器的信息同相。

c.写入过程 首先，要重复上述的读出刷新过程，等上述过程结束，给一个写入脉冲W，使读出线接地电位，使刷新放大器的截止，再把要写入的信息由写入线送入单元。

单元存贮信息的读出、刷新和写入，是被预充电脉冲选择脉冲、刷新控制脉冲R和写入脉冲W所控制的，显然，这些控制脉冲必须保持严格的时序，以保证单元正确地工作。若控制脉冲的时序发生混乱，读出和写入就发生混乱，这是这种三管单元存贮器的一个缺点。

（3）单管动态存贮器

单管动态存贮器存贮单元的器件数目是最少的，因此可以获得较高的集成度。在4K位以上的RAM中，几乎都采用单管线路。它是大规模和超大规模RAM发展的主要形式。图4-9为单管动态存贮器的部分电路图。虚线包围的部分即为单管存贮单元。MOS随机存储器ram。它是由一个MOS管和电容组成。作为门控管控制数据的进出，它的栅接读写选择线（字线），的一端接数据线，另一端接存贮电容的数值应较大，要专门制作。为位线上的杂散电容。存贮单元的读写过程如下：

①写入 当行、列译码器选址后，导通，接着施加写入控制脉冲导通，加在线上的数据通过管以电荷的形式写入存贮单元。

②读出 行、列译码器寻址后，导通，由于此时截止。存于电容上的电荷就通过MOS晶体管输出，同时向位线上的杂散电容O2充电。如果位线上的电容足够小，并满足的话，读出数值受到的影响较小，就可被读出放大器检出，通过输出。

实际上，由于上的电荷要给再分配，会造成读出时的损失。下面，我们将定量分析一下读出时信息的损失情况与存贮电容、位线分布电容的关系。

如果单元存贮信息“1”电平为，位线预充电的中间电平为，那么读出前，在电容上的电荷撒分别为。读出后，位线或在存贮电容的节点上将得到平衡后的“1”电平，这时上的电荷量分别为。根据读出前后在上的电荷相等，所以读出后的平衡电平为：

若单元存贮的信息为“0”，按同样的道理，可写出读出后的平衡电平为：

从（4-1）（4-2）两式看到，若。但是位线分布电容与每列的存贮位数成正比关系，存贮位数愈大，就愈大。由于位线还连接着读出放大器，因此还包括读出放大器的输出和输入电容，所以实际不可能比小。但是，为了尽可能缩小单元面积，提高集成度，不可能做得很大。因此读出电压将比存贮电容两端的电压下降很多，致使读出信号非常微弱，而且存贮电容上的电荷每读出一次，就要减少一些，造成存贮信号的破坏。MOS随机存储器ram。为了能保证存贮器正常工作，以便读出微弱信号，必须有一个高灵敏度的读出放大器，在每一列中有一个再生放大器，以补偿读出时破坏的数据。所以设计高灵敏度的再生放大器，是单管单元存贮器的关键。

与其它动态存贮器一样，单管单元存贮器也要进行刷新操作。其过程是这样的：当行、列译码器选址后，施加刷新控制脉冲，使导通，存于上的信息经高灵敏度读出放大器放大，再经重新写入存贮单元。图4-10为采用硅栅工艺制作的单管存贮单元结构示意图。从图中看到，传输管的源扩散区与位线共用，存贮电容由接的硅棚造成的反型PN结和硅栅电容组成。这样既节省了面积，增大了，又减小了位线节点电容。

联系方式：邹先生

联系电话：0755-83888366-8022

手机：18123972950

QQ：2880195519

联系地址：深圳市福田区车公庙天安数码城天吉大厦CD座5C1

请搜微信公众号:“KIA半导体”或扫一扫下图“关注”官方微信公众号

请“关注”官方微信公众号:提供  MOS管  技术帮助