信息来源: 时间:2020-11-13
上面所述的静态移位寄存器,是利用静态的R-S、J-K或D触发器组成的,性能比较稳定,但电路结构比较复杂,移位速度较慢,集成度也比较低。在大规模集成电路高度发展的今天,功耗低、结构简单、速度快、集成度高的动态移位寄存器充分显示了它的突出优点。动态移位寄存器是由动态逻辑电路构成的。为了理解动态移位寄存器的工作原理,下面我们以NMOS为例,先介绍一下什么是动态逻辑电路。
大家知道,MOS晶体管的栅相对于半导体的衬底,是一个绝缘性能十分良好的电容。因此,在MOS器件的输入端,具有存贮电荷的功能。图3-28是用来分析栅电容存贮效应的原理图。图3-28(a)是一个NMOS倒相器,其中RGs为等效输入电阻,其阻值很高(约以上);
为栅电容(包括有关的寄生电容),其值较小(约
F)。在静态电路中,由于
与
对电路性能的影响不大,所以都没有标出。但在分析栅电容的存贮效应时,这两个参数就成了重要的因素。
从图3-28(a)中看到,当K合上,立即对
充电。由于充电电阻很小,这个充电时间是很短的,栅电容上的电压从0V很快上升到
,使倒相器导通,输出
,其波形如图3-23(b)所示。这样,输入电压
就以电荷的形式存贮在栅电容上。当K断开,栅电容
上的电荷就只能通过
放电,放电时间常数
,
约在
数量级。这个时间相对于静态来说是很短的,但与频率较高的输入信号的变化周期(例如在ns数量级)相比,却是很长的。也可以说,栅电容可以在较长的时间内贮存信号,这就是栅电容的存贮效应。由于栅电容上的电荷要经过较长的时间才会漏掉,栅电压
也要经过较长时间才会从
逐渐下降到零。因此,当及断开后的较长时间里,输入管
是导通的,只有随着电容
对电阻
放电,
从
下降到
以下时,
才由导通变为截止。即倒相器在K断开后,经过时刻
,输出电压
才从“0”电平上升到“1”电平。
根据上述分析可知,只要把开关K闭合一个很短的时间,就能靠栅电容上存贮的电荷,使输入管导通较长时间。这就是动态MOS电路的原理。在实际电路中,开关区的闭合是用时钟脉冲来控制的。
动态有比倒相器电路和静态电路类似,输入管的尺寸要比负载管大得多,要求满足:
与静态电路不同之处是输入管的栅极不直接连结输入端,而是连结受时钟脉冲控制的门控管,相当上面介绍的开关K,如图3-24(a)所示。
它的工作过程是这样的;当输入电压为“1”电平时,在时钟脉冲来到之前,由于门控管
的阻隔,
不能立刻导通。只有当时钟脉冲
到来时,使
导通,
才能通过
向都电容
充电,并使
管的栅压
上升到“1”电平,接着
导通,输出“0”电平。当时钟脉冲过去以后,
恢复截止。由于
栅电容
的暂存效应,对
放电需要时间,所以
仍保持导通,输出“0”状态在一段时间里保持不变,如图3-24(b)所示的波形。
当输入电平变到“0”电平后,
管不会马上截止,要等下一个
到来,
管导通,
通过
放电至0,
管由导通变为截止,输出才跳变为“1”电平。从图3-24(b)中看到,输出波形相对输入波形延迟一段时间。
要求功耗低和集成度高的实际动态MOS电路,一般都采用负载管的栅极不接电源而由来控制的形式,如图3-25(a)所示。在这种电路中,负载管
的栅极和门控管
的栅极相连,用同一个时钟脉冲
来控制。由于只有当
出现时,
和
才导通,所以这种电路的功耗是比较低的。图3-25(b)为电路工作的输出波形,从图中可以看出,当输入电平由“0”跳变到“1”时,输入管
虽然导通,但由于门控管
的阻隔,输出端不能为“0”电平。只有当
到来时,输出才为“0”。所以,这种电路在时钟脉冲的控制下,不仅能完成“倒相”作用,而且还起“延迟”作用。
动态有比电路较之静态电路具有许多优点,如功耗低、速度快、集成度高等等,但要进一步降低功耗和提高集成度都受到了限制。因为,倒相器处于开态时,从电源至地有一个直流通路,需要相当的功耗,所以它的功耗不能降到最小。另外,因为它是有比电路,要求输入管的尺寸比负载管大很多,所以集成度不能做得很高。而且,如果输出电容近似等于输入电容,那么倒相器的上升时间随着输入器件与负载器件的几何尺寸比的增大而增加,这就限制了开关速度的提高。为了克服这些限制,人们设计了一种动态无比电路,组成电路的输入器件和负载器件不需要保持一定的跨导比,两者的几何尺寸可以做得一样大。显然,其速度、集成度可以进一步提高,功耗可以进一步降低。
图3-26(a)为典型的两相无比电路。它由输入管负载管
和寄生电容
组成倒相电路,门控管
和输出电容
组成输出电路。它与图3-25所示的有比电路的不同之处在于负载管”
和门控管
是由两相时钟
分别控制的。
下面我们结合图3-26(b)所示的工作波形来讨论它的工作原理。如果在时刻,输入
为“0”电平,
为“1”电平,这时
截止而
导通,对
充电至
,即“1”电平。在
时刻,
为“0”电平,
跳变为“1”电平,使
管导通,
上的电荷通过导通的
向
转移。由于
和
都是寄生的节点电容,且设计得
,所以
上的电荷部分转移给
后,
的变化不大。也就是
后,输出
为“1”电平,它与输入
反相。在每
之间,
和
都为“1”电平,由于
两器件尺寸相等,这时
上的电压应为
,但这时
为“0”电平,T。截止,所以V。仍保持“1”电平。在
之间,
又变为0,使
截止,而
仍等于“1”电平,
仍处于导通状态,使
通过
。当
时,
变为“1”,使
导通,
便经过放电
,使输出
由“1”电平变为“0”电平,完成了输入与输出的倒相功能。并且输出较输入延迟了一段时间。
根据上述工作过程,可以更清楚地看到,倒相器输出“0”电平的大小不由输入管和负载管的儿何尺寸比来决定,所以输入管和负载管的跨导不需要保持一定的比例关系。
从图3-26(b)中看到,在的时间间隔内,由于
,所以
和
均处于导通状态,倒相器仍有直流导通功耗。为了进一步降低功耗,可采用图3-27(a)所示的电路形式。在这种电路里,输入由门控管控制,而其本身又与负载管同时由时钟脉冲控制,而且电源直接由时钟脉冲提供,输入管的源极也不接地,改接时钟脉冲
。它的工作原理可利用工作波形图来说明。
如果时,
,
都为“0”,
。当
时,
到来,
便通过
放电,使
下降至“0”;同时
通过
充电,使
上升至“1”。
过后,
截止,所以
存贮电荷不变,仍为“1”电平。当
到来时,
上的电荷向
转移,使输出电压
变为“1”。在
时,
变为“1”,
又来到,使
又导通,于是
充电到“1”,但因
的源极接
,所以在
之间,
不可能通过
放电,继续维持着“1”电平,输出
仍为“1”,但当
过后
导通,
便通过
放电,使
点电位下降至0。此时
尚未到来,
截止,
不能通过
放电,故输出V。仍为“1”。当
来到,
导通,
经过
放电,使
降为“0”。到这里为止,完成了倒相与延时的功能。这种倒相器的功耗电流
的出现时间比较短,只有
到来对
充电时才有电流,而且任何时间都不出现对地的直接通路,所以功耗极小。但这种电路与图3-26所示的电路比较,由于时钟脉冲承担着对电容充电的任务,所以时钟脉冲源的负荷较重。
综上所述,动态电路与静态电路相比,具有功耗低、开关速度快,同样功能所需要的器件数少以及芯片占有面积更小的优点。因此,在大规模集成电路设计中,动态逻辑电路常常会被采纳。但是,动态电路需要在外部有良好的时钟控制系统;另外,正由于电路中栅电容存贮电荷是暂时的,所以时钟脉冲的频率有一个下限,这在一定程度上限制了对动态逻辑电路的采纳。
和静态逻辑电路一样,动态逻辑电路除了有上述的动态倒相器外,还可以组成各种复杂的逻辑电路,如动态无比“与非”门、“或非”门和“与或非”门等等。
MOS倒相器既具有“倒相”的功能,同时又能起“延迟”的作用。所以,将动态MOS倒相器串接起来,就可组成动态MOS移位寄存器。
图3-28(a)所示是一个两相动态有比移位寄存器的基本单元,称为一位,它是由两个动态有比倒相器组成。前级由
控制,后级由
控制,虚线的左边为主倒相器,右边为从倒相器。当有输入信号时,首先存贮在
的栅电容
上。当
到来时,主倒相器工作,对输入信号倒相并传到
上贮存。当
到来时,从倒相器的负载管
和门控管
导通,将
上的信号再倒相并传到输出端输出。从图3-28(b)的工作波形图看到,经过相继的两个不相重叠的时钟脉冲
和
作用,输入信号就传到了输出端,并往后移了一位(即
一段时间),完成了移位寄存的功能。
从以上分析看出,这种电路具有以下特点:
①移位寄存的功能主要靠栅电容暂存信号的特性来实现的,所以必须在动态下工作,即要不停地有时钟脉冲的作用。如时钟脉冲停止或时钟频率过低,栅上暂存的信号电荷就要漏掉而失去了移位寄存的功能。这就决定了时钟频率的下限。
②各级倒相器在输出低电平“0”时,其负载管和输入管均处于导通状态。因此输出低电平的大小仍取决于负载管和输入管的几何尺寸比。
③对于实现相同的逻辑功能,它比静态移位寄存器所需器件数量少,因面有利于提高集成度,适合于大规模集成电路。
下面我们根据图3-29(b)的工作波形图,来说明它的工作原理:当到来时,输入
,经过
对
充电,使
达到“1”电平;同时
经
对
充电,使
也达到“1”电平。当
过后,由于
存贮的电荷不会很快漏掉,所以
保持“1”电平,而使
导通。这时
将通过
放电至“0”电平。当
到来时,
导通,
上电荷将在
和
间重新分配。这时
将通过
放电至“0”,使
截止,并由
通过
对
充电至“1”电平,即输出
从“0”跳变到“1”电平。
当第二次到来时,这时
,
通过
放电至“0”电平,同时
通过
对
充电至“1”电平。当
第二次到来时,
导通,
上的电荷将在
间重新分配,使
略有下降,而
上升为“1”电平。第二次
过后,
导通,
就通过
放电至“0”,即输出“0”电平。
综上所述,在两个不相重叠的两相时钟脉冲的作用下,输入信号经过移位后在输出端输出,完成了移位寄存功能。这种动态移位寄存器由于用时钟脉冲取代了直流电源,功耗更低,只有在时钟脉冲到来并对栅电容充电时,才有功耗。如果输入V,恒为“1”,则周期性充放电,需要消耗时钟脉冲源
的能量。每个周期的平均功耗为:
如果恒为“0”,则
周期性放电,所以由
付出能量。
上面讨论的两相动态无比移位寄存器,由于电荷的再分配问题,要求电容的容量要足够大,以满足
的条件。因此限制了电路的集成度和工作这度。为了进一步提高集成度和工作速度,采用了如图3-30所示的四相时钟脉冲控制的移位寄存器。
这种动态移位寄存器的单元电路共有六个MOS管组成,要用两组有重叠的时钟脉冲。
可以认为组成主倒相器,由
控制;
组成从倒相器,由
控制。在
时间,
。
通过
对
预充电,它与输入状态无关(因
的源极也接
)。在
时间,
,而
仍为“1”由于
,所以
通过导通的
放电至“0”。如果
,
截止,
不能放电,所以
,与输入端的相位相反。从倒相器的工作情况与主倒相器类似。在
时刻,
,使
预充电;
时刻以后,因为
仍为“1”,
上的电压
将取决于主倒相器的输出电压
,若V1-“1”,则Vo=0,反之亦然。输入信号经过两次倒相,延迟了
一段时间后从输出端输出,完成了移位寄存的功能。
前面讲到,互补MOS电路具有功耗微、速度高的优点,故可利用CMOS倒相器组成动态移位寄存器。图3-81为CMOS动态移位寄存器的一位电路图。它是由两个CMOS倒相器和两个OMOS传输门组成。
其工作情况是这样的;当导通,输入信号便存入
中,在主倒相器输出端得到经过倒相的输入信号。但这时
截止,所以两个倒相器之间是隔离的。当
时,
导通,经倒相的输入信号传到
,再倒相后传到输出端。这样输入信号经过两次倒相,并在时间上延迟后,从输出端输出,完成了移位寄存功能。
联系方式:邹先生
联系电话:0755-83888366-8022
手机:18123972950
QQ:2880195519
联系地址:深圳市福田区车公庙天安数码城天吉大厦CD座5C1
请搜微信公众号:“KIA半导体”或扫一扫下图“关注”官方微信公众号
请“关注”官方微信公众号:提供 MOS管 技术帮助